LAPORAN AKHIR 2 M4

[menuju akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

Laporan Akhir 2
Modul 4

1. Jurnal[Kembali]

Gambar 1. Jurnal Percobaan 1 Modul 3

2. Alat dan Bahan[Kembali]

2.1 Alat

a.. Jumper

Gambar 2. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 3. Modul De Lorenzo

2.2 Bahan (proteus) [kembali]

a. IC 74LS112 (JK filp flop)

Gambar 4. IC 74LS112

b. Power DC

Gambar 5. Power DC

c. Switch (SW-SPDT)

Gambar 6. Switch

d. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian[Kembali]

4. Prinsip Kerja[Kembali]

Pada rangkaian ini kita menggunakan JK Flip Flop, Logicprobe, dan Saklar SPDT

• Rangkaian dibuat secara asinkronus counter karena hanya flip flop pertama yang clock nya langsung dikendalikan oleh sinyal clock, sedangkan yang lain bergantung pada output pada flip flop sebelumnya. 
• Input J dan K pada semua flip flop dihubungkan ke VCC dan input CLK flip flop disesuaikan seperti pada gambar. 
• Keadaan awal semua nilai adalah 0, ketika clock diberikan ke flip flop 1, terjadi falltime dan ouput berubah dari 0 ke 1, untuk ouput kedua karena masukan adalah 1, tidak terjadi perubahan, maka tetap 0,  begitupun seterusnya hingga counter terjadi

5. Video Percobaan[Kembali]

6. Analisis[Kembali]

Gambar 10. Scan Laporan Akhir Analisa Percobaan 1 Modul 2

7. Download[Kembali]

Download scan Laporan Akhir klik disini

Download Simulasi Rangkaian klik disini

Download Video klik disini

Download HTML klik disini

Download Datasheet JK Flip Flop klik disini

Download Datasheet LED klik disini

Download Datasheet Resistor klik disini

Download Datasheet Switch klik disini

[menuju awal]