LAPORAN AKHIR 2 M3

[menuju akhir]





Laporan Akhir 2
Modul 3

1. Jurnal[Kembali]



Gambar 1. Jurnal Percobaan 1 Modul 2

2. Alat dan Bahan[Kembali]

2.1 Alat
a.. Jumper
Gambar 2. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 3. Modul De Lorenzo


2.2 Bahan (proteus) [kembali]

a. IC 74LS90



Gambar 4. IC 74LS90

b. IC 7493

Gambar 5. IC 7493





b. Power DC

Gambar 6. Power DC

c. Switch (SW-SPDT)

Gambar 7. Switch


d. Logicprobe atau LED
Gambar 8. Logic Probe



3. Rangkaian[Kembali]

Percobaan 2 Asynchronous Binary Counter 

Gambar 10. Rangkaian  Proteus Asynchronous Binary Counter Percobaan 2a

Gambar 11. Rangkaian  Proteus Asynchronous Binary Counter Percobaan 2a

4. Prinsip Kerja[Kembali]

Pada IC 74LS90,kaki CKA terhubung ke clock yang berguna sebagai pengatur  keluaran dari Q0 sedangkan kaki CKB terhubung ke  Clock yang berguna  sebagai pengatur keluaran  dari Q1,Q2,dan Q3.

    Dapat dilihat pada percobaan 2a, CKA dan CKB nya menerima inputan dari clock.

    Kaki  R0(1) dan R0(2) memjliki logika 0, sedangkan  R9(1) dan R9(2) berlogika 0 dan 1.Hal ini mengakibatkan output Q akan mangalami counter bilangan desimal, yang dapat dilihat pada output berupa LED yang menyala secara acak.

    Untuk  percobaan 2b sendiri,  rangkaian yang kita gunakan  adalah rangkaian Asyncronus yang mengakibatkan kaki CKB menerima input dari output  kaki CKA sehingga nilai CKB tergantung pada nilai CKA di IC 74LS90.

sedangkan untuk R0 yang merupakan kaki reset dan R9 yang merupakan kaki set,kedua kaki tersebut mempengaruhi  perubahan yang terjadi pada keluaran  Q sehingga nilai yang dihasilkan bervariasi.

    Pada  IC 7439,kaki CKA yang berupa inputan A terhubung ke  clock  berfungsi sebagai pengatur keluaran Q0 sedangkan kaki CKB yang berupa inputan B juga terhubung ke  Clock  berfungsi sebagai pengatur keluaran dari Q1,Q2,dan Q3.

      Pada percobaan 2a, CKA dan CKB masing-masing menerima input dari clock. R0(1) dan R0(2)  berlogika 1 dan 0. Hal inilah yang menyebabkan,  keluaran Q mengalami counter dari 0000-1111 secara tidak berurutan dimana hasilnya dapat  dilihat pada tampilan LED yang menyala.

  Begitu juga pada percobaan 2b , rangkaian yang digunakan adalah rangkaian Asyncronus,  dimana CKB menerima input dari output CKA sehingga nilai CKB tergantung pada nilai CKA IC 74LS90.


5. Video Percobaan[Kembali]




6. Analisis[Kembali]


Gambar 12. Scan Laporan Akhir Analisa Percobaan 1 Modul 2


7. Download[Kembali]
Download scan Laporan Akhir klik disini
Download Simulasi Rangkaian klik disini
Download Video klik disini
Download HTML klik disini
Download Datasheet 74LS90 klik disini
Download Datasheet 7439 klik disini






[menuju awal]

Tidak ada komentar:

Posting Komentar

  BAHAN PRESENTASI  MATA KULIAH SISTEM DIGITAL 2024 Oleh : Fransiscus Asisi Andhika Darmawan 2210951014 Dosen Pengampu :  Dr. Darwison, M.T ...