LAPORAN AKHIR 1 M4

[menuju akhir]





Laporan Akhir 1
Modul 4

1. Jurnal[Kembali]

Gambar 1. Jurnal Percobaan 1 Modul 4

2. Alat dan Bahan[Kembali]

2.1 Alat
a.. Jumper
Gambar 2. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 3. Modul De Lorenzo


2.2 Bahan (proteus) 
 1.  IC 74111

Gambar 4. IC 74111

Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

Tabel Kebanaran JK Flip Flop



  2. Power Suplay
Gambar 5. Power Suplay


    3. Switch (SW-SPDT)
Gambar 5. Switch

    5.  Gerbang AND


Gambar 6. Gerbang AND

Gerbang logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output. Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0 maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1 seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.

Tabel Tabel Kebenaran AND



    6.  Gerbang Not

Gambar 7. Gerbang NOT

Gerbang NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan, maka transistor akan jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.
Tabel Tabel Kebenaran Logika NOT




    7. Logicprobe atau LED
Gambar 8. Logic Probe      


3. Rangkaian[Kembali]

Gambar 9. Rangkaian Percobaan 1 dengan Modul De Lorenzo  



4. Prinsip Kerja[Kembali]

  • Pada rangkaian kali ini kita menggunakan beberapa komponen diantaranya yaitu JK flip-flop ada 4 buah terus ada beberapa saklar yang digunakan sebagai pengatur dan juga sinyal clock sendiri
  • Pada rangkaian ini kita akan menjalankan shift register dimana ini menggunakan sifat-sifat dari kerja flip-flop sendiri Kita akan mengatur input sesuai dengan jurnal dan kita akan mendapatkan sifat dari rangkaian shift register yang kita rangkai
  • Pada rangkaian sendiri untuk nilai clock untuk keempat flipflop akan bernilai sama karena kita hubungkan secara paralel dan untuk nilai J dan K akan bergantung pada nilai J dan K pada keadaan flip flop sebelumnya

5. Video Percobaan[Kembali]


6. Analisis[Kembali]


Gambar 10. Scan Laporan Akhir Analisa Percobaan 1 Modul 4


7. Download[Kembali]
Download scan Laporan Akhir klik disini
Download Gambar Rangkaian klik disini
Download Video klik disini
Download HTML klik disini
Download Datasheet Switch klik disini
Download Datasheet 74LS112 klik disini

[menuju awal]

Tidak ada komentar:

Posting Komentar

  BAHAN PRESENTASI  MATA KULIAH SISTEM DIGITAL 2024 Oleh : Fransiscus Asisi Andhika Darmawan 2210951014 Dosen Pengampu :  Dr. Darwison, M.T ...