LAPORAN AKHIR 1 M2

[menuju akhir]





Laporan Akhir 1
Modul 2

1. Jurnal[Kembali]
Gambar 1. Jurnal Percobaan 1 Modul 2

2. Alat dan Bahan[Kembali]

1. Alat

a.. Jumper
Gambar 2. Jumper

b.Panel DL 2203D 
c.Panel DL 2203C 
d.Panel DL 2203S
Gambar 3. Modul De Lorenzo
2. Bahan 

a. IC 74Ls112(JK filp flop)

Gambar 4. IC 74LS112
b. IC 7404
Gambar 5. IC 7404
c. IC 7432
Gambar 6. IC 7432

b. Power DC

Gambar 7. Power DC
c. Switch (SW-SPDT)

Gambar 8. Switch

d. Logicprobe atau LED
Gambar 9. Logic Probe



3. Rangkaian[Kembali]


Gambar 10. Gambar Rangkaian Percobaan 1 Modul 2

4. Prinsip Kerja[Kembali]
Pada rangkaian kali ini kita menggunakan Modul d'Lorenzo dimana kondisinya yaitu :
  • Input B0 kita sambungkan ke input R pada J-K dan D Flip Flop
  • Input B1 kita sambungkan ke input S pada J-K dan D Flip Flop
  • Input B2 kita sambungkan ke input J pada J-K Flip Flop
  • Input B3 kita sambungkan ke input CLK pada J-K Flip Flop
  • Input B4 kita sambungkan ke input K pada J-K Flip Flop
  • Input B5 kita sambungkan ke input D pada D Flip Flop
  • Input B6 kita sambungkan ke input CLK pada D Flip Flop
lalu kita hubungkan VCC dan ground agar rangkaian agar ada power yang menjalankan rangkaian. 
  • D Flip Flop
        Pada rangkaian D flip flop seperti pada gambar bagian kiri, kita lihat dahulu inputan S dan R nya karena itu adalah prioritas input. Input S dan R sendiri bersifat active low sehingga akan aktif apabila diberikan inputan 0, namun pada kondisi kali ini nilai input yang kita masukkan adalah 1 sehingga input S dan R dapat kita abaikan dan kita memperhatikan inputan dari kaki D dan clock. Dan outputnya akan mengikuti tabel kebenaran D Flip Flop
      
  • J-K Flip Flop
        Pada rangkaian J-K flip flop seperti pada gambar bagian kanan, kita lihat dahulu inputan S dan R nya karena itu adalah prioritas input. Input S dan R sendiri bersifat active low sehingga akan aktif apabila diberikan inputan 0, namun pada kondisi kali ini nilai input yang kita masukkan adalah 1 sehingga input S dan R dapat kita abaikan dan kita memperhatikan inputan dari kaki J, K dan clock.Dan outputnya akan mengikuti tabel kebenaran D Flip Flop

5. Video Percobaan[Kembali]


6. Analisis[Kembali]




Gambar 11. Scan Laporan Akhir Analisa Percobaan 1 Modul 2


7. Download[Kembali]
Download scan Laporan Akhir klik disini
Download Simulasi Rangkaian klik disini
Download Video klik disini
Download HTML klik disini
Download Datasheet XOR 4030 klik disini
Download Datasheet NOT klik disini
Download Datasheet OR 4071 klik disini
Download Datasheet AND 4073 klik disini
Download Datasheet LED klik disini
Download Datasheet Resistor klik disini
Download Datasheet Switch klik disini

[menuju awal]

Tidak ada komentar:

Posting Komentar

  BAHAN PRESENTASI  MATA KULIAH SISTEM DIGITAL 2024 Oleh : Fransiscus Asisi Andhika Darmawan 2210951014 Dosen Pengampu :  Dr. Darwison, M.T ...